## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06-309216

(43) Date of publication of application: 04.11.1994

(51)Int.CI.

G06F 12/00 G06F 12/08

(21)Application number : 06-079189

(71)Applicant: MOTOROLA INC

(22)Date of filing:

28.03.1994

(72)Inventor: BIGGS TERRY L

LAGANA ANTONIO A

(30)Priority

Priority number: 93 43065

Priority date : 05.04.1993


Priority country: US

## (54) DATA PROCESSOR HAVING CACHE MEMORY USABLE AS LINEAR RAM BANK

## (57)Abstract:

PURPOSE: To provide a data processing system having a double-purpose memory consisting of multiple cache sets.

CONSTITUTION: Each cache set is arranged as either the cache set or an SRAM bank, and according to the arrangement, a tag storage array 58 stores actual data in SRAM mode and a set of tag entries in cache mode. An element array register 40 specifies the mode of each set or bank and a set of base address registers 41-44 determines the high-order bits of the base address of the SRAM bank. In SRAM mode, comparison logic 66 compares the tag field 50 of a necessary address with the base address to determines an access hit. The least significant bit of



the tag field of the address is used to select the tag storage array or a line array 60 for the reading or writing of the necessary address data.

**LEGAL STATUS** 

[Date of request for examination]

## BEST AVAILABLE COPY

Searching PAJ Page 2 of 2

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP) (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

## 特開平6-309216

(43)公開日 平成6年(1994)11月4日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G 0 6 F 12/00

550 C 9366-5B

12/08

G 7608-5B

審査請求 未請求 請求項の数3 FD (全 9 頁)

(21)出願番号

特願平6-79189

(22)出願日

平成6年(1994)3月28日

(31)優先権主張番号 043065

1993年4月5日

(32)優先日 (33)優先権主張国

米国(US)

(71)出願人 390009597

モトローラ・インコーポレイテッド

MOTOROLA INCORPORAT

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 テリー・エル・ピッグス

アメリカ合衆国テキサス州ドリッピング・

スプリングス、シャディウッド・レーン

501

(74)代理人 弁理士 本城 雅則 (外1名)


最終頁に続く

(54)【発明の名称】 線形ラム・パンクとして使用可能なキャッシュ・メモリを有するデータ・プロセッサ

#### (57)【要約】 (修正有)

【目的】 多重キャッシュ・セットから成る2重目的メモ リ14を有するデータ処理システム10を提供する。

【構成】 各キャッシュ・セットをキャッシュ・セット又 はSRAMバンクの何れかとして配置し、その配置に基づい てSRANモードの場合タグ格納配列58は実際のデータを格 納し、キャッシュ・モードの場合タグ・エントリのセット を格納する。素子配列レジスタ40は各セット/パンクの モードを特定し、ベース・アドレス・レジスタ41-44のセ ットはSRAMバンクのベース·アドレスの上位ピットを決 定する。SRAMモードの場合比較論理66は必要なアドレス のタグ・フィールド50とベース・アドレスとを比較してア クセス・ヒットを決定する。そのアドレスのタグ・フィー ルドの最下位ビットは、必要なアドレス・データのリー ド/ライトに対してタグ格納配列又はライン・アレイ60の 何れかを選択する。



10

20

40

1

#### 【特許請求の範囲】

【請求項1】 プロセッサ(12)と、複数のデータ・エント リを所定数のメモリ・アドレスで格納するメモリ(14)を 有するデータ・処理システム(10)において、前記メモリ (14)は、通信バス(26)を介して前記プロセッサ(12)によ って与えられる必要とされるメモリ・アドレスのタグ・フ ィールドを用いて、前記メモリ(14)に格納される選択さ れたデータ・エントリにアクセスし、前記メモリ(14) は: 所定数のキャッシュ・セットから構成される第1手段 (40.54.56.58.60)であって、各キャッシュ・セットは制 御レジスタに格納されるモード選択値に応答してキャッ シュ・メモリ又はスタティック・ランダム・アクセス・メモ リの何れかとして動作すべく個別に配置され、各キャッ シュ·セットは前記SRAMとして動作する際にはメモリ·バ ンク・ベース・アドレスを有し、前記第1手段は各キャッ シュ・セットに対して:キャッシュ動作モードの場合は 所定数のタグ・エントリを格納し、SRAM動作モードの場 合は所定数のデータ・エントリを選択的に格納する第1配 列(58): 前記通信バス(26)に結合し、前記複数のデータ ・エントリを格納する第2配列(60)から構成される第1手 段:および前記第1手段に結合し、第1論理状態である前 記モード選択値に応答して、前記必要とされるメモリ・ アドレスの前記タグ·フィールドと前記SRAM動作モード においてベース・アドレス・レジスタ(41-44)に格納され る各キャッシュ・セットの前記メモリ・バンク・ベース・ア ドレスとを選択的に比較して、前記メモリ(14)において アクセス・「ヒット」を決定する第2手段(64,66,68,70,72, 74)であって、前記アクセス・ヒットの検出に応答して前 記第2手段は前記必要とされるアドレスにおける所定の ピットを用いて、前記プロセッサ(12)によって必要とさ れるアドレス・データ・リード又はライトに応答してアク セスするため前記第1配列(58)又は第2配列(60)の何れか を選択する第2手段;から構成されることを特徴とする データ処理システム(10)。

【請求項2】 プロセッサ(12)と、nウェイ・セット関連 メモリ(14)とを有するデータ処理システム(10)であっ て、nは前記メモリ(14)におけるキャッシュ・セット数を 表現する整数値であり、前記メモリ(14)は複数のデータ ・エントリを所定のメモリ・アドレス数で格納し、通信バ ス(26)を介して前記プロセッサ(12)により与えられる必 要なメモリ・アドレス(50)を用いて前記キャッシュ・セッ トの内1つにおける選択された位置にアクセスし、前記 メモリ(14)は:前記通信バス(26)に結合する第1手段(4 0,54,56,58,60)であって、前記第1手段(54,56,58,60)は 前記メモリにおける前記セットの各1つに対して、所定 数のタグ・エントリ又は所定数のデータ・エントリの何れ かを選択的に格納する第1配列(58)と、前記複数のデー タ・エントリを格納する第2配列(60)とを有し、前記メモ りにおける前記セットの各1つは制御レジスタ(40)に格 納される値に応答してキャッシュ・メモリ又はスタティ

ック・ランダム·アクセス·メモリ(SRAM)として動作すべ く個別に配置される第1手段:および前記第1手段(54,5 6,58,60)に結合する第2手段(64,66,68,70,72,74)であっ て、第1論理状態である前記制御レジスタ(40)に格納さ れる前記値に応答して、前記必要とされるメモリ・アド レス(50)の前記タグ・フィールドと前記第1配列(58)にお いて格納されるタグ・エントリの選択されたセットとを 選択的に比較し、キャッシュ・メモリとして動作すべく 配置された前記第1手段(40,54,56,58,60)における各セ ットに対して、キャッシュ・「ヒット」を決定するため前 記第2手段(64,66,68,70,72,74)は前記必要とされるアド レスの前記タグ・フィールドとベース・アドレス・レジス タ(41-44) に格納されるベース・アドレスとを選択的に比 較し、アクセス・「ヒット」を決定するためSRAMメモリと して動作すべく配置された前記第1手段(40,54,56,58,6 のにおける各セットに対して、前記アクセス・ヒットの 検出に応答して前記第2手段(64,66,68,70,72,74)は前記 必要とされるアドレス(50)における所定のビットを用い て、前記プロセッサ(12)によって必要とされるアドレス ・データ・リード又はライトに応答して、アクセスされる べき前記第1配列(58)又は前記第2配列(60)の何れかを選 択する第2手段;から構成されることを特徴とするデー タ処理システム(10)。

【請求項3】 プロセッサ(12)と、複数のデータ・エント リを所定のメモリ・アドレス数で格納するキャッシュ・メ モリとを有するデータ処理システム(10)であって、前記 キャッシュ・メモリ(14)は通信バス(26)を介して前記プ ロセッサ(12)により与えられる必要なメモリアドレスの タグ・フィールドを用いて、前記キャッシュ・メモリ(14) に格納される選択されたデータ・エントリにアクセス し、前記キャッシュ・メモリ(14)は:前記通信バス(26) に結合する第1手段(40,54,56,58,60)であって、前記第1 手段(40,54,56,58,60)は所定数の格納バンクから構成さ れ、前記格納バンクの各々は、制御レジスタ(40)に格納 されるモード選択値に応答して、キャッシュモードで又 はスタティック・ランダム・アクセス・メモリ(SRAM)モー ドで個別に動作すべく選択的に配置され、前記第1手段 (40,54,56,58,60)は前記キャッシュ・モードの場合に所 定数のタグ·エントリを格納し、前記SRAMモードの場合 に所定数のデータ・エントリを格納する第1配列(58)と、 前記所定数のデータ・エントリを格納する第2配列とから 構成される前記第1手段: 前記第1手段(40,54,56,58,60) に結合する第2手段(64,66,68,70,72,74)であって、第1 論理状態である前記モード選択値に応答して、前記SRAM 動作モードの場合に、前記必要とされるメモリ・アドレ スの前記タグ・フィールドと、ベース・アドレス・レジス タ(41-44)に格納される前記格納バンクに対するベース・ アドレスとを比較して前記キャッシュ・メモリ(14)にお いてアクセス・「ヒット」を決定し、前記アクセス・ヒット 50 の検出に応答して前記第2手段(64,66,68,70,72,74)は前

記必要なアドレスにおける所定のビットを用いて、前記プロセッサ(12)によって必要とされるアドレス・データ・リード又はライトに応答して前記選択されたデータ・エントリにアクセスされるべき前記第1配列(58)又は前記第2配列(60)の何れかを選択する第2手段: および前記第2手段(64,66,68,70,72,74)に結合し、前記通信バス(26)を介して前記選択されたデータ・エントリを前記プロセッサ(12)に伝達する第3手段(76); から構成されることを特徴とするデータ処理システム(10)。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は一般にデータ・プロセッサに関し、特に、データおよび命令キャッシュ・メモリを有するデータ・プロセッサに関する。

#### [0002]

【従来の技術および発明が解決しようとする課題】今日 多くの高性能データ処理システムでは、キャッシュ・メ モリの容量を非効率的に使用しているという問題があ る。この非効率性は、異なるキャッシュ構造を用いると きに、一般に異なるアプリケーションが所望のヒット・ レート(hit rate)を達成することに大きく影響する。い くつかのアプリケーションでは、2方向又は直接マップ・ キャッシュ(direct mapped chash)で十分であり、それ ゆえ外部のキャッシュ・セットはヒット・レートを僅かに 増加させるに過ぎない。たとえば、xウェイ(x-way)・キ ャッシュが十分なヒット·レートを与える場合、x=1であ るときは、(n-1)キャッシュ・セットが十分に活用されて いないこととなる(ここでnは2以上の整数である)。した がって、異なるヒット・レート条件を有するアプリケー ションが、ランダム·アクセス·メモリ(RAM)として使用 するためのキャッシュ・セットを開放する必要がある。 【0003】さらに従来のキャッシュにおける問題は、 タグ·ストア·アレイ(tag store array)を使用すること に関連する大きなオーバーヘッドである。一般に、所望 のヒット・レートを提供するために必要なタグ・ストア・ アレイの大きさは、ライン・ストア・アレイにおいて格納 される実際のデータのバイト数の2倍のオーダーであ る。したがって、所望のヒット・レートを提供するため 「x」セットのみが必要であるとき、ライン・ストア・アレ イに格納される実際のデータのバイト数の2(n-x)倍が費 40 やされる。各活用されていないキャッシュ・セットは、R AWバンクとして使用すれば、実際の情報蓄積のバイト数 の2倍を潜在的に提供し得るであろう。従来のデータ・プ ロセッサは、そのシステム・ソフトウェアがキャッシュ・ メモリをロードし、スタティックRAMとしてキャッシュ・ メモリを使用し得る構造(すなわちキャッシュの充填を ディセーブルするためのビット)を提供している。この 「フリーズ(freeze)」ビットにより、データ・プロセッサ が一度に1つのキャッシュ・セットをディセーブルする。 したがって、上述した問題を克服するキャッシュ・メモ

リを提供することが望まれている。 【0004】

【課題を解決するための手段】本発明によるデータ処理 システムは、プロセッサと、所定のメモリ・アドレス数 で複数のデータ・エントリを格納するメモリとを有す る。そのメモリは、プロセッサによって与えられる必要 なメモリ・アドレスのタグ・フィールドを、通信バスを介 して使用し、メモリに格納されている選択されたデータ ・エントリにアクセスする。メモリは、予め決定される 10 格納セット数を有し、その各々は、制御レジスタに格納 されるモード選択値に応答して、キャッシュ・メモリと して又はスタティック・ランダム・アクセス・メモリとし て動作すべく個別に配置される。各格納セットは、キャ ッシュ動作モードにおいて所定数のタグ・エントリ数を 格納し、SRAM動作モードにおいて所定数のデータ・エン トリを選択的に格納する第1配列と、複数のデータ・エン トリを格納する第2配列とを有する。制御レジスタにお けるモード選択ビットは、各格納セットの配置がキャッ シュ・メモリ又はSRAMの何れであるかを示す。選択論理 20 は各格納セットに結合される。第1論理値を有するモー ド選択ビットに応答して、その選択論理は、必要とされ るメモリ・アドレスのタグ・フィールドと、SRAM動作モー ドにおける格納セットのメモリ·バンク·ベース(memory bank base)・アドレスを比較し、そのメモリにおけるア クセス・「ヒット」を決定する。アクセス・ヒットが生じる と、選択論理は必要とされるアドレスにおいて所定のビ ットを使用し、前記プロセッサによって必要とされるア ドレス・データ・リード又はライトに応答して、アクセス されるべき第1配列又は第2配列の何れかを選択する。

30 [0005]

【実施例】図1は本発明の好適実施例に係るデータ処理 システム10のブロック図である。好適実施例にあって は、データ処理システム10は6つのモジュールから成 り、各々はインターモジュール・バス24を介して又は外 部システム(図示されてはいない)と直に通信する。本実 施例にあっては、IMB(InterModule Bus)24は7つの信号 郡からなり、その信号郡はアドレス,データ,制御,マス ターシップ (mastership),割り込み,リセット,およびデ バッグを含む。IMB24のためのプロトコルは、各モジュ ールがバスの活用度(activity)を監視することを可能に しており、その結果どのモジュールが次のバス・マスタ であるかをつきとめることが可能である。命令処理モジ ュール(プロセッサ)12は、内部通信バス26を介して2重 目的命令キャッシュ・モジュール14に結合する。第2メモ リ・モジュール16は、4096バイトのスタティック・ランダ ム·アクセス·メモリであり、IMB24に結合する。メモリ1 6は4x1024バイトのプロックとして構成され、各4つのブ ロックは独自の関連ベース・アドレス・レジスタ(associa ted Base Address Register)(図示されてはいない)を有 50 し、ユーザがそのメモリ・ブロックをプログラムしてメ

モリ・マップの異なる部分から操作することを可能にする。したがって本実施例にあっては、各メモリ・ブロックはメモリ・マップの40パイトのアドレス範囲内でいかなる場所にでも配置され得る。

5

【0006】2重チャネル直接メモリ·アクセス(DMA)コ ントローラ18は、アドレスおよびデータの両者の32ビッ トをまかなう。2重シリアル入力/出力モジュール22は、 十分に独立した2つのユニバーサル非同期送受信機(UART S:universal asynchronous receiver transmitter)であ る。好適実施例にあっては、2重シリアル・モジュール22 10 の各チャネルは、非同期モードで最高4MBpsの伝送速度 を有する。好適実施例では、バスインターフェース・コ ントローラ20は、システムのバス18を介して、データ処 理システム10の種々のモジュールと、メモリ30を有する 外部システム環境との間の基本的なインターフェースを 与える。バス・インターフェース・コントローラ20は、デ - タ処理システム10全体に渡って使用されるいくらかの 資源を有する。これらの資源の第1のものは、モジュー ル・マップのベース・アドレスである。 バス・インターフ ェース・コントローラ20を含む内部レジスタの全ては、 そのバス・インターフェース・コントローラ20内の4Kバイ ト・ブロックに配置される。この4レバイト・ブロックのベ - ス・アドレスはプログラム可能であり、プロセッサ12 のアドレス空間に帰属する。

【0007】本発明にあっては、命令キャッシュ・モジ ュール14は2重目的モジュールであり、これはプロセッ サ12に対して1kバイト命令キャッシュおよびスタティッ ク・ランダム・アクセス・メモリ(以下「命令キャッシュ/SR AMモジュール14Jという)として使用することが可能であ る。SRAMとして用いる場合、命令キャッシュ14は、プロ セッサの命令および/又はデータの一般的な格納に対し て高速なメモリを提供する。したがって、命令キャッシ ュ・モジュール/SRAM14は、モジュール14の一部分が命令 キャッシュとして機能し(Iキャッシュ·モード)、他の部 分はSRAMとして(SRAMモード)として機能する「2重(dua 1)」のモードで動作すべく構成される。命令キャッシュ/ SRAMモジュール14における全てのレジスタのプログラマ のモデル(レジスタ・マップ)は図2に示される。図2で は、最も右側上部にある数が、モジュール・ベース・アド レス・レジスタにおいて格納されたアドレスからの、レ ジスタのオフセットを示す。レジスタにおける右側上部 の第1列目の数はそのレジスタにおけるビット位置を示 す。第2のラインはビットに対するニーモニック(mnemon ic)を含む。レジスタの下側にある数は、リセット後の ビットの値を示す。したがって本実施例では、モジュー ル配置レジスタ(MCR)40は、命令キャッシュ/SRAMモジュ ール14の配置を含む。MCR40はスーパーパイザ状態にお いてリード又はライトすることが可能である。

【0008】以下ロック/ライト·プロテクト·ビット(LW PO-LWP3)について説明する。

【0009】Iキャッシュ・モードでは、LWPビットは対応するセットのロック状態を示す。したがって、LWPビットが論理「1」であるとき、そのセットはロックされてラインが置き換えられることはない。また、そのビットが論理「0」であるとき、セットはロックされず、キャッシュ・ミス(misses)又はロードの間ラインが置き換えられる。SRAMモードでは、LWPビットは、対応するSRAMバンクのライト・プロテクト状態を表現する。したがって、LWPビットが論理「1」であるとき、SRAMバンクはライト・プロテクトされ、リード・アクセスのみが可能になる。SRAMバンクに書き込みを行おうとすると、バス・エラー信号となる。LWPビットが論理「0」であるとき、SRAMバンクはライト・プロテクトされない。

【0010】次にIキャッシュ・セットに対する無効ビット(INVO-INV3)について説明する。

【0011】INVビットは、命令キャッシュ/SRAMモジュール14におけるセットの内容全体を無効にする方法を提供する。これらのビットは書き込みのみであり、いかなる読み込みも「0」をかえす。INVビットが論理「1」とを書20 き込まれているとき、対応するセットにおける全てのラインは無効にされ、その結果以後のキャッシュ・リード・アクセスは「ミス (miss)」となる。そのキャッシュ・ラインが有効な状態は、各ライン個々の有効(V)ビット 62によって与えられる。

【0012】次にIキャッシュ/SRAMモード・ビット(MD0-MD3)について説明する。

【0013】MDビットは命令キャッシュ/SRAMモジュール14の対応するセット/バンクのモードを特定するために使用される。MDビットが論理「1」であるとき、命令キャッシュ/SRAMモジュール14における対応するセットはSRAMモードにおけるものである。これに対して、MDビットが「0」であるとき、命令キャッシュ/SRAMモジュール14における対応するセットはIキャッシュ・モードにおけるものである。

【 0 0 1 4 】次にモジュール・イネーブル・ビット (ENAB) について説明する。

【0015】命令キャッシュ/SRAMモジュール14は、このビットがセット(「1」)されるときにイネーブルされ、このビットがクリア(「0」)されるときにディセーブルさ40 れる。

【0016】次にSRAMベース·アドレス·レジスタ0-3(BA DDR0-3)について説明する。

【0017】ベース・アドレス(BADDR)フィールドは、命令キャッシュ/SRAMモジュール14におけるSRAMバンクのベース・アドレスの上位23ビットを決定する。このフィールドは、対応するキャッシュ・セットがSRAMモードにおかれたときにのみ使用される。既に述べたように、スーパーバイザ/ユーザ空間(S/U)ビットは、スーパーバイザのアクセスのみ又はスーパーバイザ/ユーザ空間のア50 クセスとしてSRAMバンクを指定する。したがって、S/U

30

ピットがセット(「1」)されるとき、そのパンクはスーパ -バイザのアクセスのみである。あるいは、S/Uビット がクリア([O])されるとき、そのバンクはスーバーバイ ザ/ユーザがアクセス可能である。

7

【0018】図3は本発明による命令キャッシュ・モジュ ルのプロック図である。本発明の好適実施例にあって は、1キャッシュ・モードにおいて、命令キャッシュ/SRA Mモジュール14は、各64ラインの4セット(セット0-3)を 有するセット関連命令キャッシュ(set associateve ins truction cache)として構成される。既に述べたよう に、命令キャッシュ/SRAMモジュール14がJキャッシュ・ モードにあるとき、モジュール配置レジスタ40がそのと とを示す。各キャッシュ・ラインは、タグ・アレイ58内に 格納されるアドレス・タグ(TAG)と、1ワード当り有効 ([V])ピット62から構成される状態の情報と、ライン·ア レイ60内に格納される命令情報の4バイト(LINE)とを含 む。アドレス・タグは、物理アドレスの上位24ビットを 含む。動作時にあっては、プロセッサ12がフェッチ要求 命令をなすとき、命令キャッシュ/SRAMモジュール14は アドレス50の6ビットを使用し、プロセッサ・バス26を介 20 するものとすれば、タグ・アレイ58内で指定するオフセ ットとして、64ラインのうち1つを選択する。比較論理6 6は、選択されたキャッシュ・ラインからそのタグを、マ ルチプレクサ64を介するものとすれば、物理アドレス・ ビットA31-A8に対して比較する。もしタグの任意の1つ が一致してラインの状態が有効であるならば、ORゲート 68で示されるように、ANDゲート70はキャッシュ·「ヒッ ト」を示す。キャッシュ・ヒットが生じると、リード/ラ イト制御論理56は、ライン・アレイ60からマルチプレク サ74に読み込まれるべき必要な命令をイネーブルする。 ANDゲート72は、マルチプレクサ74の動作を制御するた めに制御信号を与える。従って必要な命令は、バッファ 76を介してプロセッサ12に伝達される。ANDゲート70が キャッシュ・「ミス」の発生を示すとき、バス・インターフ ェース・コントローラ20は、メモリ・ラインが外部メモリ 30から必要な命令を取り込むことを要求し、そのライン はIMB24を介して命令キャッシュ/SRAMモジュール14亿ロ ードされる。したがって、リード/ライト制御論理56は 「ミス」制御信号をANDゲート70から受信し、IMB24を介し てライン・アレイ60にロードされるべき必要な命令に対 応するデータ・エントリ52をイネーブルする。

【0019】本発明の好適実施例にあっては、命令キャ ッシュ/SRAMモジュール14における各4セットは、プロセ ッサ(CPU)バス26を介して、プロセッサ12によってのみ アクセス可能な512バイトSRAMとして利用される。従っ て、各SRAMバンク(キャッシュ·セット)は512バイトのバ ウンダリ(boundary)に沿って再配置され、各セットの動 作モード(Iキャッシュ又はSRAM)は他のセットの動作モ -ドに対して独立である。メモリ・バンク(キャッシュ・ セット)の内容全体は、モジュール配置レジスタ(MCR)40 50 として使用可能にする。さらに本発明は、従来の特定さ

におけるLWPビットをセットすることによって書き込み 保護される。本発明にあっては、SRAM配置と通常のキャ ッシュ配置との間の主要な相違点は、タグ格納エントリ 又はユーザ特定ベース・アドレスを用いて、タグ格納エ ントリ又はベース・アドレス・レジスタ41に格納されるユ - ザ特有のベース・アドレスの何れかを選択し、その必 要とされるアドレス50に合わせていることである。した がって、あるセットがRAMバンクとして用いられている 場合(モジュール配置レジスタ40においてセット・モード 10 (MD)ピットによって決定される場合)、必要なアドレス5 0のTACフィールドは、比較論理66によりベース・アドレ ス・レジスタ41に対して比較されてアクセス・「ヒット」を 決定する。

【0020】SRAMモードにあっては、アクセス·「ヒッ ト」が生じるとき、ANDゲート72は必要なアドレス50のTA Gフィールドの最下位ピット(ビット8)を用いて、必要な アドレス・データのリード/ライトに対してタグ・アレイ5 8又はライン・アレイ60の何れかを選択する。リード・「ヒ ット」·アクセスの場合、ANDゲート70は「ヒット」信号を リード/ライト制御論理56に提供して、タグ・アレイ58又 はライン・アレイ60の何れかから読み込まれるべき必要 なデータをイネーブルする。要求されたアクセスがデー タ・ライトのとき、リード/ライト制御論理56はタグ・ア レイ58又はライン・アレイ60の何れかに書き込まれるべ きデータ52をCPUパス26からイネーブルする。アクセス・ 「ミス」が生じたとき(SRAMモードにおいて)、必要なデー タはデータ処理システム10における他の資源(すなわち 外部メモリ30)から取り出される。従ってSRAMモードに あっては、各バンクは1キャッシュ・モードにおけるセッ トの2倍のデータ蓄積容量を有する。これは、ランダム に散らばったデータおよび命令のキャッシング(cashin q)を行うか、または、隣接するメモリ範囲におけるデー タおよび命令の2倍の量を保持するかの何れを採用する かによって得られるものである。本発明は、ライン・ア レイ60亿加えてRAMとしてタグ·アレイ58を使用すること によってデータ保持容量を増進させている。その結果、 キャッシュ・セットがRAMとして用いられるとき、RAM容 量は増進し、タグ・メモリ・セルの利用性を改善する。 【0021】従って本発明によれば、命令キャッシュ・ 40 モジュール14は、0以上n以下のxに対してxウェイ・セッ トに関連するもの(x-way set-associative)としてユー ザが配置を構成することが可能であり、ここでnはセッ トの数である。各セットはMバイト容量のセット又は2M バイト容量のRAMバンクの何れかとして個別に構成する ことが可能であり、ここでMはバイト/セットの数であ る。このことはシステム設計者又はオペレーティング・ システムが特定のアプリケーションに対して所望の関連 度(associativity)を選択することを可能にするが、そ の一方で残りのセットを高速、多目的、再配置可能なRAM

れたデータおよび命令キャッシュにおけるタグ・ストア により与えられる蓄積オーバーヘッドを用いることなし に、高速RAMメモリにおいて頻繁に用いられる隣接する 命令およびデータを保持可能にすることによって、機能 性および柔軟性を増進する。

#### [0022]

【発明の効果】以上本発明を1つの実施例について説明 してきたが、本発明は様々な方法で実現されうるである うことは、当業者にとって明らかであろう。たとえば他 の実施例にあっては、タグ・アレイ58がベース・アドレス 10 20 バス・インターフェース制御装置 ・レジスタであり、ライン・アレイ60が1つであることも 可能である。そのような場合は、命令キャッシュ14を2 つの独立な再配置可能なRAMバンクに分割することとな る。従って、本発明の精神から逸脱することなしに、本 発明はこれら全ての関連する改良を包含することを意図 する。

### 【図面の簡単な説明】

【図1】本発明による線形RAMバンクとして使用すること が可能なキャッシュ・メモリ・モジュールを有するデータ 処理システムのブロック図である。

【図2】本発明によるキャッシュ・メモリ・モジュールに


10

おけるレジスタのセットのプログラマのモデルを示す。 【図3】本発明によるキャッシュ・メモリのブロック図で ある。


#### 【符号の説明】

- 10 データ処理システム
- 12 プロセッサ
- 14 命令キャッシュ
- 16 メモリ
- 18, 24, 26 バス
- - 22 シリアル入力/出力
  - 30 外部メモリ
  - 40 モジュール配置レジスタ
  - 52 データ
  - 54, 64, 74 マルチプレクサ
  - 56 リード/ライト制御装置
  - 58 タグ・アレイ
  - 60 ライン・アレイ
  - 68 ORゲート
- 20 70,72ANDゲート
  - 76 バッファ


【図1】



【図2】



[図3]



フロントページの続き

(72)発明者 アントニオ・エー・ラガナ アメリカ合衆国テキサス州オースチン、ア パートメント・ナンバー291、ウエスト・ ウィリアム・キャノン・ドライブ1500

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.